

# Tema 5: Registros y Contadores

## *Estructura y Tecnología de los Computadores*



- Comprender cómo se implementan circuitos de almacenamiento (registros) a partir de biestables.
- Conocer la estructura y funcionamiento del Banco de Registros.
- Comprender el funcionamiento de los registros de desplazamiento.
- Entender el funcionamiento de circuitos contadores.

- Introducción.
- Registros de almacenamiento.
  - Banco de registros.
- Registros de desplazamiento.
- Contadores asíncronos.
- Contadores síncronos.
- Contadores módulo N.


- A partir de los biestables estudiados en el tema anterior, se realizarán circuitos secuenciales más complejos:
  - registros (biestables D)
  - contadores (biestables J-K, biestables T)

de amplio uso en sistemas digitales en general y arquitectura de computadores en particular.

- Las operaciones más frecuentes en sistemas digitales son el almacenamiento y la transferencia de información.
  - Registros de almacenamiento.
  - Registros de desplazamiento serie o paralelo.
- Otros circuitos básicos son los contadores.
  - Dependiendo del mecanismo de activación se clasifican en: contadores asíncronos o contadores síncronos.
  - Dentro de cada clasificación, la secuencia contada dependerá del número de biestables que forman el contador y la forma en que están conectados.

- Se forman a partir de biestables de tipo D
- Un registro con  $n$  biestables es capaz de almacenar  $n$  bits
- Son circuitos síncronos, y todos los biestables están gobernados por la misma señal de reloj


- Biestable D activado por flanco de bajada



| CLK | D | Q(t+1) | /Q(t+1) |
|-----|---|--------|---------|
| 0   | X | Q(t)   | /Q(t)   |
| 1   | X | Q(t)   | /Q(t)   |
| ↓   | 1 | 1      | 0       |
| ↓   | 0 | 0      | 1       |

Tabla de verdad

- Biestable D activado por flanco de subida




Símbolo lógico

| CLK | D | Q(t+1) | /Q(t+1) |
|-----|---|--------|---------|
| 0   | X | Q(t)   | /Q(t)   |
| 1   | X | Q(t)   | /Q(t)   |
| ↑   | 1 | 1      | 0       |
| ↑   | 0 | 0      | 1       |

Tabla de verdad






$D=(D_3D_2D_1D_0)$  es el dato a escribir


$Q=(Q_3Q_2Q_1Q_0)$  es el dato almacenado

# Registro de Almacenamiento de 4 bits




$$Q_0 Q_1 Q_2 Q_3 = D_0 D_1 D_2 D_3$$
$$Q = D$$

- Abstracciones de un registro de almacenamiento de 4 bits




# Registros de Almacenamiento


- Abstracción de un registro de almacenamiento de  $n$  bits



- Conjunto de registros que permiten escribir y leer datos
- Operaciones que soporta:
  - Lectura
  - Escritura




# Banco de Registros: Escritura




## Operación de escritura:

- El dato a escribir se envía a la entrada de datos de todos los registros
- Se selecciona el registro a escribir mediante un decodificador
- La señal Escribe se conecta a la entrada de Hab y cuando se desactiva (Flanco de Bajada) se escribe el dato en el registro



Supongamos que se desea escribir **9** en el **registro 1**




Supongamos que se desea escribir **9** en el **registro 1**

## 1. Poner dato




Dir. Escritura



Supongamos que se desea escribir **9** en el **registro 1**

1. Poner dato
2. Poner dirección


Dir. Escritura



Supongamos que se desea escribir **9** en el **registro 1**

1. Poner dato
2. Poner dirección
3. Habilitar


Dir. Escritura



Supongamos que se desea escribir **9** en el **registro 1**

1. Poner dato
2. Poner dirección
3. Habilitar
4. Deshabilitar

Dir. Escritura




**EJERCICIO:**

¿Qué sucede si se desea escribir **30** en el **registro 2** con la siguiente secuencia?

1. **30 bus de datos**
2. **Habilitar**
3. **Poner dirección**
4. **Deshabilitar**


Dir. Escritura



**EJERCICIO:**

¿Qué sucede si se desea escribir **30** en el **registro 2** con la siguiente secuencia?  
**1. 30 bus de datos**

Dir. Escritura




**EJERCICIO:**

¿Qué sucede si se desea escribir **30** en el **registro 2** con la siguiente secuencia?

1. **30 bus de datos**
2. **Habilitar**

Dir. Escritura




**EJERCICIO:**

¿Qué sucede si se desea escribir **30** en el **registro 2** con la siguiente secuencia?

1. **30 bus de datos**
2. **Habilitar**
3. **Poner dirección**

Dir. Escritura



**EJERCICIO:**

¿Qué sucede si se desea escribir **30** en el **registro 2** con la siguiente secuencia?


1. **30 bus de datos**
2. **Habilitar**
3. **Poner dirección**
4. **Deshabilitar**




- La implementación de la escritura en un banco de registros varía en función del autor.
  1. Diseñe la implementación de la escritura en un banco de registros con un DECO sin entrada de habilitación y con las puertas AND necesarias.
  2. Diseñe la implementación de la escritura en un banco de registros con un DEMUX sin entrada de habilitación y sin ninguna puerta adicional.

## Operación de lectura


- Los datos almacenados en los registros llegan continuamente a un MUX de  $n$  bits
- Se selecciona el registro a leer mediante las entradas de selección




Si queremos leer el contenido del **registro 2**




# Banco de Registros Completo



Símbolo de un Banco de Registros con un puerto de lectura y un puerto de escritura (lectura siempre hab.)




- Símbolo de un Banco de Registros con dos puertos de lectura y un puerto de escritura. (lectura siempre hab.)




- Organización de Memoria como un gran banco de registros
- La dirección se envía tanto para leer como para escribir
- Existe señal de control para la lectura

# Memoria: Diagrama de Bloques








- La lectura se activa por **nivel alto** en el símbolo lógico


- Son circuitos síncronos que cuando se activan, se desplazan los bits de sus biestables “hacia la derecha” o “hacia la izquierda”
- Clasificación:
  - Entrada Serie y Salida Paralelo.
  - Entrada Serie y Salida Serie.
  - Entrada Paralelo y Salida Paralelo.
  - Entrada Paralelo y Salida Serie.
  - Registros Universales.


- Entrada serie: entra un bit en cada pulso de reloj
- Salida serie: sale un bit en cada pulso de reloj
- Entrada paralelo: entran todos los bits del dato en el mismo pulso de reloj
- Salida paralelo: salen todos los bits del dato en el mismo pulso de reloj

# Registros de Desplazamiento




# Registros de Desplazamiento






# Registros de Desplazamiento




# Registros de Desplazamiento





# Registros de Desplazamiento



# Registros de Desplazamiento





Tabla de funcionamiento

| Entradas |       |               | Salidas |     |     |     |
|----------|-------|---------------|---------|-----|-----|-----|
| /CLEAR   | Reloj | Entrada Serie | Q0      | Q1  | Q2  | Q3  |
| 0        | X     | X             | 0       | 0   | 0   | 0   |
| 1        | 0/1/↓ | X             | Q0'     | Q1' | Q2' | Q3' |
| 1        | ↑     | 0             | 0       | Q0' | Q1' | Q2' |
| 1        | ↑     | 1             | 1       | Q0' | Q1' | Q2' |

# Registros de Desplazamiento

## Cronograma



El registro estudiado realiza un desplazamiento de izquierda a derecha. ①


1. Realizar las modificaciones necesarias para que el desplazamiento se realice de derecha a izquierda.
2. Realizar una tabla de funcionamiento para el registro implementado.

① En los registros de desplazamiento no hay bit de mayor peso o de menor peso. La definición de derecha es arbitraria, y se define desplazamiento de izquierda a derecha como el desplazamiento de Q0 a Q3


# Registro con entrada paralelo

Registro de 4 bits con desplazamiento a la derecha, carga en paralelo, cíclico. **Hay que inicializar a cero antes de cargar**


**CARGA**



# Registro con entrada paralelo




# Registro con entrada paralelo




# Registro Universal 74ls194

Desplazamiento a derechas o izquierdas, entrada serie o paralela, salida serie o paralela






Las entradas de selección de modo permiten escoger el modo de funcionamiento:



|                          | S1 | S0 |
|--------------------------|----|----|
| Desplazar a la derecha   | 0  | 1  |
| Desplazar a la izquierda | 1  | 0  |
| Carga paralela           | 1  | 1  |
| Mantiene el estado       | 0  | 0  |




## Tabla de funcionamiento

| ENTRADAS |      |    |     |       |    |          |   |   |   | SALIDAS |     |     |     |
|----------|------|----|-----|-------|----|----------|---|---|---|---------|-----|-----|-----|
| CLR      | MODO |    | CLK | SERIE |    | PARALELO |   |   |   | QA      | QB  | QC  | QD  |
|          | S1   | S0 |     | SL    | SR | A        | B | C | D |         |     |     |     |
| 0        | X    | X  | X   | X     | X  | X        | X | X | X | 0       | 0   | 0   | 0   |
| 1        | X    | X  | 0   | X     | X  | X        | X | X | X | QAo     | QBo | QCo | QDo |
| 1        | 1    | 1  | ↑   | X     | X  | a        | b | c | d | a       | b   | c   | d   |
| 1        | 0    | 1  | ↑   | X     | 1  | X        | X | X | X | 1       | QAn | QBn | QCn |
| 1        | 0    | 1  | ↑   | X     | 0  | X        | X | X | X | 0       | QAn | QBn | QCn |
| 1        | 1    | 0  | ↑   | 1     | X  | X        | X | X | X | QBn     | QCn | QDn | 1   |
| 1        | 1    | 0  | ↑   | 0     | X  | X        | X | X | X | QBn     | QCn | QDn | 0   |
| 1        | 0    | 0  | X   | X     | X  | X        | X | X | X | QAo     | QBo | QCo | QDo |


- Un contador de  $n$  bits se implementa utilizando  $n$  biestables de tipo T
- Clasificación de los contadores:
  - Asíncronos
  - Síncronos
  - Ascendentes
  - Descendentes
  - Módulo  $n$

- Si el contador es asíncrono sólo se utilizan biestables sin ninguna puerta lógica adicional
- Implementación:
  - La entrada de reloj al contador sólo se conecta al primero de ellos (el de menor peso)
  - La salida de estado de cada biestable (Q) ó la complementaria (/Q) se conecta con el inmediato posterior
  - Las entradas de datos de los biestables (J-K ó T) se conectan a un “1” fijo


## Contador asíncrono ascendente de 4 bits




# Contadores Asíncronos



## Contador asíncrono descendente de 4 bits




# Contadores Asíncronos: Desc. de 4 bits






- Sustituya los biestables de los dos contadores previos por biestables de tipo T activos por **flanco de subida**, y obtenga los nuevos cronogramas.








- La señal externa de reloj está conectada a todos los biestables, por lo tanto, los activa a todos de manera simultánea
- Implementación:
  - La entrada de reloj al contador se conecta a las entradas de reloj de todos los biestables
  - La entradas de datos (J-K ó T) del biestable de menor peso se conecta a un “1” fijo
  - Se precisan puertas adicionales para implementar la lógica que indique cuando deben voltear su estado los biestables

# Contadores Síncronos: Ejemplo




**Contador síncrono ascendente de 4 bits**

- El módulo de un contador es el número de cuentas distintas que realiza dicho contador
- Para implementar un contador de módulo N, se elige un contador con n bits (ascendente o descendente, según proceda), siendo  $2^{n-1} < N < 2^n$
- Las cuentas sobrantes se eliminan añadiendo lógica combinatorial

- Por ejemplo, para implementar un contador asíncrono módulo diez ascendente o contador de décadas, que cuente los diez dígitos decimales se necesita:
  - un contador ascendente de cuatro bits, ya que
$$2^{4-1} < 10 < 2^4$$
  - y se añade la lógica combinatorial necesaria para poner a 0 el contador

# Contador Asínc. Asc. MOD 10



Pasos:

1. Elección del contador: ascendente de 4 bits (de 0 a 15)
2. Detección del 10 (1010 en binario) con una NAND
3. Reset de todos los biestables cuando ocurra la detección



# Contador Asínc. Asc. MOD 10

| Q3 | Q2 | Q1 | Q0 |
|----|----|----|----|
| 0  | 0  | 0  | 0  |
| 0  | 0  | 0  | 1  |
| 0  | 0  | 1  | 0  |
| 0  | 0  | 1  | 1  |
| 0  | 1  | 0  | 0  |
| 0  | 1  | 0  | 1  |
| 0  | 1  | 1  | 0  |
| 0  | 1  | 1  | 1  |
| 1  | 0  | 0  | 0  |
| 1  | 0  | 0  | 1  |
| 1  | 0  | 1  | 0  |
| 1  | 0  | 1  | 1  |
| 1  | 1  | 0  | 0  |
| 1  | 1  | 0  | 1  |
| 1  | 1  | 1  | 0  |
| 1  | 1  | 1  | 1  |


Puesta a cero del contador

Detección del 10

Tabla del contador de décadas

## Ejemplo 1 (I)

- Suponiendo que el valor inicial de cada biestable es  $Q_0(\text{lsb}) = Q_1 = Q_2(\text{msb}) = 1$ , ¿cuál es la secuencia de salida del circuito?




- Posibles soluciones:
  - Realizando el cronograma directamente a partir del circuito
    - La probabilidad de equivocarse aumenta con la complejidad del circuito
  - Obteniendo la evolución de los estados a partir de una tabla
    - Para circuitos síncronos, no recomendado para asíncronos

# Ejemplo 1 (III)


- Solución mediante la tabla de evolución de estados

|                              | Cuenta | $Q_2$ | $Q_1$ | $Q_0$ | $J_0=Q_2=K_0$ | $J_1=Q_0=K_1$ | $J_2=\overline{Q_0+Q_1}=K_2$ |   |
|------------------------------|--------|-------|-------|-------|---------------|---------------|------------------------------|---|
| Estado Inicial $\Rightarrow$ | 7      | 1     | 1     | 1     | 1             | 1             | 0                            | 0 |
| Cuenta 1 $\Rightarrow$       | 4      | 1     | 0     | 0     | 1             | 0             | 1                            | 1 |
| Cuenta 2 $\Rightarrow$       | 1      | 0     | 0     | 1     | 0             | 1             | 0                            | 0 |
| Cuenta 3 $\Rightarrow$       | 3      | 0     | 1     | 1     | 0             | 1             | 0                            | 0 |
| Cuenta 4 $\Rightarrow$       | 1      | 0     | 0     | 1     |               |               |                              |   |

Solución: 7, 4, 1, 3, 1, 3 ...



- Suponiendo que el valor inicial de cada biestable es  $Q_{0(\text{lsb})} = Q_1 = Q_{2(\text{msb})} = 0$ , ¿cuál es la secuencia de salida del circuito?



A) 0, 7, 5, 4, 0, 7, 5, ...


B) 0, 7, 5, 4, 3, 1, 0, ...

C) 0, 7, 5, 1, 6, 4, 0, ...

D) 0, 1, 2, 3, 4, 5, 0, ...

E) Ninguna de las anteriores

# Ejemplo 3



Obténga Q0, Q1 y Q2 para las siguientes señales /C, D0, D1 y D2

¿Qué función ejerce la señal /C? Razone la respuesta.

